VHDL - мова опису апаратних засобів комп'ютера

VHDL є мовою для опису цифрових електронних систем [6,7]. Вона зявилась в результаті виконання програми Уряду США по створенню надшвидкісних

VHDL - мова опису апаратних засобів компютера

Курсовой проект

Компьютеры, программирование

Другие курсовые по предмету

Компьютеры, программирование

Сдать работу со 100% гаранией

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VHDL - МОВА ОПИСУ АПАРАТНИХ ЗАСОБІВ КОМП'ЮТЕРА

(курсова робота)

 

АНОТАЦІЯ

 

У даному програмному документі представлені загальні відомості про мови, які використовуються для створення програмного продукту, її елементи, способи структуризації програми, принципи обєктно-орієнтованого програмування, засоби налагоджування.

Програмний документ містить 2 розділи, 7 джерел, 3 рисунка.

 

ЗМІСТ

 

1. ПЕРЕЛІК СКОРОЧЕНЬ

2. VHDL - МОВА ОПИСУ АПАРАТНИХ ЗАСОБІВ КОМП'ЮТЕРА

2.1 Процес проектування цифрових схем

2.2 Рівні опису апаратних засобів

2.2.1 Інтерфейсний опис

2.2.2 Архітектурний опис

2.2.2.2 Архітектурний опис на поведінковому рівні.

2.2.2.3 Архітектурний опис на рівні часової діаграми

2.3 VHDL як мова програмування.

2.3.1 Лексеми

2.3.1.1 Коментарі

2.3.1.2 Ідентифікатори.

2.3.1.3 Числові константи

2.3.1.4. Символи

2.3.1.5 Рядки

2.3.1.6 Бітові рядки.

2.3.2 Типи даних та обєкти

2.3.2.1 Цілочисельні типи.

2.3.2.2 Типи фізичних величин..

2.3.2.3 Тип з рухомою крапкою

2.3.2.4 Перелічувальні типи.

2.3.2.5 Масиви

2.3.2.6 Записи.

2.3.2.7 Підтипи

2.3.2.8 Обєкти

2.3.3 Вирази та оператори

2.3.4. Конструкції

2.3.4.1 Присвоєння значень змінним

2.3.4.2 Умовна конструкція if

2.3.4.3 Умовна конструкція case

2.3.4.4 Конструкція циклу loop

2.3.4.5 Порожня конструкція

2.3.4.6 Конструкція підтвердження

2.3.5 Підпрограми та пакети

2.4 Структурний опис мовою VHDL

2.4.1 Декларування елемента

2.4.2 Декларування архітектури елемента

2.4.2.1 Декларування сигналів

2.4.2.2 Блоки

2.4.2.3 Декларування компонентів

2.4.2.4 Використання компонентів

2.5 Функціональний опис мовою VHDL

СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

 

1. ПЕРЕЛІК СКОРОЧЕНЬ

 

VHDL − Very High Speed Integrated Circuit Hardware Description Language.

ОЗП - обєктно-зорієнтоване програмування.

 

2. VHDL - МОВА ОПИСУ АПАРАТНИХ ЗАСОБІВ КОМП'ЮТЕРА

 

VHDL є мовою для опису цифрових електронних систем [6,7]. Вона зявилась в результаті виконання програми Уряду США по створенню надшвидкісних інтегральних схем НШІС (Very High Speed Integrated Circuits), яка була ініційована в 1980 році. В ході виконання цієї програми виникла необхідність в стандартній мові для опису структур і функцій інтегральних схем (ІС). В результаті аналізу вже існуючих мов опису апаратних засобів AHPL, CDL, CONLAN, IDL, ISPS, TEGAS, HDL, ZEUS, використовуваних провідними фірмами компютерного профілю, була розроблена мова VHDL (VHSIC Hardware Description Language). В 1987 році ця мова була адаптована в якості стандарту в США інститутом інженерів-електриків та електроніків (IEEE).

VHDL спроектована для всього спектру потреб, які виникають в процесі проектування. По перше, вона дозволяє описати структуру проекту, тобто його поділ на складові частини та їх взаємозвязок. По друге, вона дозволяє описати функцію проекту використовуючи подібні до мови програмування форми. По третє, як результат, вона дозволяє змоделювати проект перед початком виготовлення, так що проектувальники можуть швидко порівняти альтернативи та перевірити правильність функціонування без затримки та витрат на апаратне макетування.

 

2.1 Процес проектування цифрових схем

 

В найбільш спрощеному вигляді процес проектування цифрових систем можна представити в вигляді наступної схеми (рис.2.1).

Як видно, засоби моделювання використовуються на всіх етапах для перевірки результатів розробки та проведення відповідних змін, доробок, уточнень.

 

ЗАСОБИ МОДЕЛЮВАННЯЕТАПИ ПРОЕКТУВАННЯОТРИМУВАНІ РЕЗУЛЬТАТИСимулятор поведінкиІдея - Проект - Моделювання роботиПотоковий граф, коди, та ін.Симулятор потоків данихРозробка функціональної схемиФункціональна схема на регістровому рівніСимулятор роботи на вентильному рівніЛогічне проектуванняСхема електрична принциповаСимулятор пристроюФізичне проектуванняІнформаційний файл для виготовленняТестування пристроюВиготовленняКристал або платаРис.2.1. Процес проектування цифрових систем.

2.2 Рівні опису апаратних засобів

 

2.2.1 Інтерфейсний опис

Мова VHDL використовується для опису апаратних засобів компютера. Для цього вона має спеціальні засоби. В найбільш спрощеній формі опис апаратних компонентів на VHDL включає інтерфейсну і архітектурну специфікації. Інтерфейсний опис починається з ключового слова ENTITY і включає вхідні та вихідні порти компоненти. Інші зовнішні параметри компоненти, такі як часові і температурні залежності, також можуть бути включені в її інтерфейсний опис. Імя компоненти стоїть після ключового слова ENTITY і супроводжується іншим ключовим словом IS. Інтерфейсний опис закінчується ключовим словом END, яке супроводжується імям компоненти.

 

ENTITY імя_компоненти IS вхідні і вихідні порти, фізичні і інші параметри. END імя_компоненти;2.2.2 Архітектурний опис

 

Архітектурний опис починається з ключового слова ARCHITECTURE, яке описує функціональне призначення компоненти. Виконувані компонентою функції залежать від значень вхідних сигналів і інших параметрів, що вказуються в інтерфейсному описі. Заголовок архітектурного опису включає ідентифікатор і імя компоненти.

 

ARCHITECTURE ідентифікатор OF імя_компоненти IS декларація BEGIN опис виконуваних компонентою функцій через її входи та виходи з врахуванням впливу фізичних та інших параметрів. END ідентифікатор;

Опис виконуваних компонентою функцій починається з ключового слова BEGIN.

 

2.2.2.1 Архітектурний опис на структурному рівні

Цифрова електронна система може бути описана як модуль з входами і/або виходами. Електричні значення на виходах є деякою функцією від значень на входах. На рис.2.2(а) показано приклад цього типу цифрової системи. Модуль F має два входи, A і B, і вихід Y. Використовуючи VHDL-термінологію ми називаємо модуль F обєктом проектування (компонентою), а входи і виходи - портами.

Одним з шляхів опису функції модуля є опис його побудови із субмодулів. Кожний із субмодулів є складовою компоненти, а порти складових обєднуються використовуючи сигнали. На рис.2.2(b) показано, як компонента F може бути побудована із складових - обєктів G, H та I. Цей тип опису називається структурним описом. Зауважимо, що кожний із об'єктів G, H та I повинен також мати структурний опис.

(a) (b)Рис.2.2. Архітектурний опис на структурному рівні

2.2.2.2 Архітектурний опис на поведінковому рівні

Опис виконуваної модулем функції, без розкриття його внутрішньої структури названо функціональним або поведінковим описом.

Для ілюстрації цього приймемо, що функція компоненти F на рис.2.2(а) є функцією виключаюче АБО.

Тоді поведінковий опис F може бути булевою функцією:

 

.

 

Більш складні поведінки не можуть бути описані тільки функцією від входів. В системах з оберненими звязками виходи є також функцією від часу. VHDL розвязує цю проблему, допускаючи опис роботи в формі виконуваної програми.

 

2.2.2.3 Архітектурний опис на рівні часової діаграми

Коли структура і виконувані функції модуля визначені, стає можливим моделювання його часової діаграми роботи. Це робиться шляхом моделювання його роботи по ходу часу дискретними кроками. В деякий час моделювання вхід модуля може стимулюватись зміною значення на вхідному порті. Модуль реагує зміною коду його поведійного опису і планує нові значення сигналів на вихідних портах в дещо пізніший час моделювання. Це називається плануванням реакції на сигнал. Якщо нове значення відрізняється від попереднього, то і інші модулі, вхідні порти яких підєднані до виходу цього, можуть активуватися.

Моделювання починається з фази ініціалізації, а в подальшому відбувається повторення двохстадійного циклу моделювання. На фазі ініціалізації всі сигнали отримують початкові значення, час моделювання встановлюється в нуль і виконується програма поведінки кожного модуля.

 

2.3 VHDL як мова програмування

 

2.3.1. Лексеми

2.3.1.1 Коментарі

Коментар в VHDL - це рядок, що починається з двох коротких тире (--).

 

2.3.1.2 Ідентифікатори

Ідентифікатори в VHDL - це резервовані слова та визначені програмістом імена. Їх опис повинен задовільняти правилу:

<ідентифікатор>::=<літера>{<літера>|<цифра>|<знак_підкреслення>}

Мова VHDL нечутлива до регістру літер.

 

2.3.1.3 Числові константи

Числа можуть виражатись в десятковій формі або в системі числення від 2 до 16. Якщо число у свому записі містить крапку, воно представляє число з рухомою крапкою (float), інакше воно представляє ціле (integer).

Числа в десятковій формі запису:

 

<число>::=<ціле>[.<ціле>][<експонента>]

<ціле>::=<число> {<знак_підкреслення>|<число>}

<експонента>::=Е[<+>|<->]

Числа,що записані в системі числення з певною основою:

<число_в_системі_числення>::=<десяткове_ціле_як_основа_системи_числення>#<число>

 

Основа системи числення та експонента записуються десятковим числом. Літери від A до F означають в

Похожие работы

1 2 3 > >>