Устройство измерения интервала времени спадающего напряжения

Развитие цифровой электроники положило началу созданию первых простейших вычислительных устройств, что впоследствии привело к появлению компьютеров. В нынешнее время

Устройство измерения интервала времени спадающего напряжения

Курсовой проект

Радиоэлектроника

Другие курсовые по предмету

Радиоэлектроника

Сдать работу со 100% гаранией
одам 1, 5, 10, 14 - ≤ 26 нс; время задержки распространения сигнала при выключении по входам 2, 3, 6, 11, 12, 15 - ≤ 22 нс.

Микросхема К533ЛИ3 [4] (рисунок 6). Представляет собой три логических элемента «3И». Содержит 63 интегральных элемента. Корпус типа 401. 14-4, масса не более 0,45 г.

Рисунок 6 – Условное графическое изображение микросхемы К533ЛИ3

Назначение выводов: 1 – вход Х1; 2 – вход Х2; 3 – вход Х4; 4 – вход Х5; 5 – вход Х6; 6 – выход Y2; 7 – общий; 8 – выход Y3; 9 – вход Х7; 10 – вход Х8; 11 – вход Х9; 12 – выход Y1; 13 – вход Х3; 14 – напряжение питания.

Основные электрические параметры: номинальное напряжение питания – 5В ± 5 %; выходное напряжение низкого уровня - ≤ 0,5 В; выходное напряжение высокого уровня - ≥ 2,7 В; ток потребления при низком уровне выходного напряжения - ≤ 6,6 мА; ток потребления при высоком уровне выходного напряжения - ≤ 3,6 мА; входной ток низкого уровня - ≤|0,4| мА; входной ток высокого уровня - ≤ 20 мкА; время задержки распространения при включении - ≤20 нс; время задержки распространения при выключении - ≤ 15 нс.

После соединив между собой все необходимые компоненты, получаем блок формирования измеряемого временного интервала, показанного на рисунке 7.

Так же для полного функционирования необходимо верно задать, с помощью резисторов, логические уровни на входах микросхем. Резисторный делитель рассчитываем из условия что на резисторе R3 должно падать 3 В, а на R2 и R3 12 В. Резистор R1 забирает остальную часть питающего напряжения. Ток делителя необходимо брать, как минимум в 10 раз больше входного тока компараторов. Ток для данного компаратора является вытекающим, модуль которого равняется Iком = 300 нА.

Рисунок 7 – Блок формирования измеряемого временного интервала

Ток делителя примем равным I = 50Iком. А напряжение питание UCC = 20 В. Тогда сопротивления резисторов будут равняться:

(1)

, (2)

. (3)

Сопротивления резисторов R4 и R5 выбираются исходя из того какой уровень логического сигнала должен присутствовать на входах триггера. Для триггера важно значение уровня напряжения логической единицы, и исходя из него, рассчитывается номинал резистора. Но так как у компаратора выход типа «открытый коллектор», то логические уровни определяются выходным током. Таким образом, чтобы на вход триггера поступил сигнал логического нуля, необходим резистор, которой гасил бы на себе остатки напряжения питания, при выходном токе транзистора низкого логического уровня. Соответственно те же принципы и для «логической единицы». При уровне сигнала «лог 1» на входе триггера, через резистор течет входной ток триггера и ток выходного транзистора компаратора. Тогда величина сопротивления будет определяться соотношением:

. (4)

При уровне сигнала «лог 0» на входе триггера, в транзисторе протекает ток, значение которого не должно превышать значение втекающих токов резистора и триггера. Тогда величина сопротивления будет определяться соотношением:

. (5)

Исходя из условий (4) и (5) величина резистора R4, R5 примем равной 3,38 кОм.

Рисунок 8 – Временные диаграммы работы блока формирования измеряемого временного интервала

Функциональную работу описанного блока поясняют временные диаграммы напряжений, показанные на рисунке 8. Напряжение на выходе компаратора 1 будет иметь уровень «лог 1», когда входной сигнал ниже уровня 12 В, а на выходе компаратора 2 уровень «лог 1» будет, когда входной сигнал превышает уровень 3 В. До момента времени t1 уровень входного сигнал более 12 В. Это соответствует выходным сигналам компаратора 1 – «лог 0», а компаратора 2 – «лог 1». Данная комбинация является для триггера установкой его в единичное состояние. Достигнув момента времени t1 компаратор 1 переключиться в «лог 1», что для триггера является командой хранения предыдущего состояния. На все 3 входа элемента «И» поступает сигнал «лог 1», а значит на выходе так же «лог 1». Достигнув момента времени t2 компаратор 2 переходит в «лог 0», что соответствует сбросу триггера в «лог 0». Таким образом, в момент спада напряжения от t1 до t2 на выходе логического элемента «И» сформировался импульс напряжения, длительность которого соответствует измеряемому временному интервалу. Далее полученный сигнал поступает на вход схемы привязки асинхронного сигнала в синхронной последовательности.

Схема привязки асинхронного сигнала в синхронной последовательности. Реализуется на основе 2 – ух D – триггеров с возможностью асинхронной установки, и логического элемента «И».

Микросхема КР1533ТМ2 [3] (рисунок 9) представляет собой два D-триггера синхронных с дополняющими входами и независимой установкой в состояние лог. 0 (R1, R2) и лог. 1 (S1, S2). Содержит 110 интегральных элементов. Корпус типа 201.14 – 01, масса не более 1 г и 4306 14 – А.

Назначение выводов: 1 – вход установки ; 2 – вход D1; 3 – вход тактовый C1; 4 – вход установки ; 5 – выход Q1; 6 – выход ; 7 – общий; 8 – выход ; 9 – выход Q2; 10 – вход установки ; 11 – вход тактовый C2; 12 – вход D2; 13 – вход установки ; 14 – напряжение питания.

Рисунок 9 – Условное графическое изображение микросхемы КР1533ТМ2

Основные электрические параметры: номинальное напряжение питания – 5 В ± 10%; выходное напряжение низкого уровня при I0вых = 4 мА - ≤ 0,4 В, при I0вых = 8 мА - ≤ 0,5 В; выходное напряжение высокого уровня - ≥ 2,5 В;

ток потребления при Uпит = 5,5 В - ≤4 мА; входной ток низкого уровня по входам 1, 4, 10, 13 - ≤|-0,4| мА, по входам 2, 3, 11, 12 - ≤|-0,2| мА; входной ток высокого уровня - ≤ 20 мкА; выходной ток - |-15|...|-70| мА; время задержки распространения сигнала при включении по входам 1, 4, 10, 13 - ≤ 15 нс, по входам 3, 11 - ≤ 18 нс; время задержки распространения сигнала при выключении по входам 1, 4, 10, 13 - ≤ 13 нс, по входам 3, 11 - ≤ 16 нс.

В качестве элемента «И» будем использовать микросхему К533ЛИ3, применяемую в предыдущем случае. Поскольку требуется только 2 входа элемента «И», то для функциональности элемента не используемый вход подаём высокий логический уровень. После соединив между собой все необходимые компоненты, получаем схему привязки асинхронного сигнала в синхронной последовательности, изображённую на рисунке 10.

Рисунок 10 – Схема привязки асинхронного сигнала в синхронной последовательности

Номиналы резисторов найдём по соотношению (4). На вход А поступает сигнал с блока формирования измеряемого временного интервала, а на В с блока задания интервала между измерениями. Величина сопротивления резистора R6 будет равняться:

. (6)

Величина сопротивления резистора R6 будет равняться:

. (7)

Функциональную работу описанного блока поясняют временные диаграммы напряжений, показанные на рисунке 11.

Рисунок 11 - Временные диаграммы работы схемы привязки асинхронного сигнала в синхронной последовательности

Схема работает следующим образом. В исходном состоянии на входы предустановки S1, S2, R2 и информационный вход D1 подан сигнал уровня «лог 1». Инверсный выход Q2 подключён к входу R1, организуя тем самым сброс 1 D-триггера. До прихода импульса на C1 выход Q1 находиться в нулевом состоянии. Следовательно, выход Q2 так же будет выдавать «лог 0» независимо от синхроимпульсов на входе C2. Сигнал на выходе элемента «И» отсутствует. Как только приходить положительный фронт на вход C1, триггер переключается в «лог 1» и хранит это состояние, так как на входах S1 и R1 всё ещё уровень «лог 1». Очередной приходящий синхроимпульс на вход C2 переключит триггер в «лог 1». Инверсный выход Q2 переключиться в «лог 0», передав это на вход R1, тем самым сбросив 1 – ый триггер. На вход D2 поступает уровень «лог 0», и когда на вход C2 придёт очередной синхроимпульс произойдёт переключение выхода Q2 в «лог 0», а инверсный выход Q2 переключиться в «лог 1», тем самым переведя 1 – ый D-триггер в состояние ожидания. На выходе элемента «И», в момент присутствия синхроимпульса и уровня «лог 1» с выхода Q2, на его входах, формируется импульс. Когда на вход C1 поступит очередной положительный фронт, процесс повторяется. Таким образом, схема будет выделять импульс из синхронной последовательности, в соответствии с частотой появления сигнала на входе C1. Данная операция позволяет осуществлять измерение длительности импульса с определённым заданным интервалом, в соответствии с ТЗ. Схема подключается через вывод C к логическому элементу, а вывод B служит для подключения блока задания интервала между измерениями.

Блок задания интервала между измерениями. Предназначен для регулирования интервала между проведением операций измерения длительности импульса. Функционирование данного блока состоит в том чтобы, генерировать импульс, частота появления которого регулируется и задаётся в соответствии с требуемым интервалом между измерениями. Реализовать данный принцип работы возможно на основе двоично-десятичного вычитающего счетчика, с входами начальной установки. Необходим генератор тактовых импульсов. Частота генерации должна составлять 1 Гц. Таким образом, при частоте тактовых импульсов 1 Гц (один импульс в секунду), установив модуль счёта соответствующий интервалу между измерениями, отсчитав заданное количество импульсов, на выходе переноса счётчика сформируется импульс, который поступает на схему привязки асинхронного сигнала в синхронной последовательности. В итоге мы получаем, что задавая модуль счёта, можно задавать интервал между измерениями. Так же необходимо обеспечить автоматическую запись, с кнопок установки кода на информационные входы счётчика, при достижении отсчитываемой величины, что реализуется с помощью логических элементов.

Микросхема КР1533ИЕ13 [3] (рисунок 12) представляет собой четырёхразрядный реверсивный двоичный счётчик. Содержат порядка 58 эквивалентных вентилей. Имеются выходы для каскадного включения счётчи

Похожие работы

<< < 1 2 3 4 5 6 7 > >>