Системний блок

Информация - Компьютеры, программирование

Другие материалы по предмету Компьютеры, программирование

Скачать Бесплатно!
Для того чтобы скачать эту работу.
1. Подтвердите что Вы не робот:
2. И нажмите на эту кнопку.
закрыть



відповідної комірки обраного рядка. Описана сукупність комірок і логічні елементи, які їх обрамляють і які повязані з вибором рядків і стовпців, і називається ядром інтегральної схеми (ІС). Звичайно, існує ще інтерфейсна логіка, що забезпечує взаємодію ядра з зовнішнім світом. Саме вона в найпростішому випадку відповідає за комутацію того чи іншого стовпця "на вихід" при зчитуванні даних з конкретної комірки. Отут варто розділити поняття логічної організації ІС і структури ядра. Під логічною організацією мають на увазі розрядність мікросхеми (тобто кількість ліній вводу/виводу даних) і глибину адресного простору (тобто кількість біт, що можуть бути збережені для кожного розряду), їх звичайно представляють у вигляді добутку: наприклад, популярні 64-Мбітні ІC випускають з організацією 16 М х 4; 8Мх8і4Мх 16. Добуток, якщо його обчислити, показує обсяг мікросхеми памяті (у бітах), часто називаний щільністю (density). Таким чином, з погляду логічної організації "рядки" і "стовпці" мають адреси, представлені на зовнішніх висновках, причому кожен "стовпець" містить стільки розрядів, скільки є ліній вводу/виводу даних. Існуючі фізичні обмеження описаної організації ядра і засобів доступу до комірок визначають максимально можливу робочу частоту масиву комірок памяті. Незважаючи на розвиток напівпровідникових технологій і всі спроби розроблювачів, радикально прискорити роботу ядра не вдається. Тому зусилля творців усіх типів памяті, які недавно зявилися, зосередилися на обслуговуючій електроніці. Ускладнивши керуючу і інтерфейсну логіку, можна організувати роботу ядра так, щоб забезпечити обмін даними на багато вищій частоті. Площа, займана логічними елементами, набагато менша площі всього масиву комірок (граничне значення не перевищує 5%). Тому їхнє ускладнення приводить лише до незначного збільшення площі кристала і, таким чином, майже не позначається на вартості виробництва ІC.

Перед оперативною памяттю (RAM - Random Access Memory) поставлена задача за вимогою процесора (CPU) надавати будь-яку інформацію, що зберігається в ній, причому робити це потрібно досить швидко, аби уникнути тривалого простою CPU. Особливістю RAM є те, що вона належить до сімейства динамічної памяті, тобто її вміст повинен перезаписуватися через визначений час, інакше інформація буде втрачена. Запамятовуючим елементом динамічної памяті (будь-якої, не тільки оперативної) є конденсатор, що може знаходитися або в зарядженому, або у розрядженому стані. Вважається, що в першому випадку в комірці памяті записана логічна одиниця (1), а в другому логічний нуль (0). В ідеальному конденсаторі заряд повинен зберігатися як завгодно довго. У реальному ж конденсаторі існує втрати потенціалу, й як наслідок записана інформація буде втрачена, тому інформацію треба постійно відновлювати (регенерувати).

Уявити собі функції інтерфейсної логіки в найпростішому випадку можна, якщо розглянути звертання до памяті (рисунок 1.). Воно складається з декількох етапів. Спочатку вказується характер майбутньої операції (читання чи запис), потім передається адреса, за якою потрібно зробити обмін даними. Зовнішні (інтерфейсні) адресні лінії у чипів динамічної памяті загальні для рядків і стовпців. У звязку з тим, що адреси рядків і стовпців не використовуються одночасно, таке обєднання дозволяє майже без втрат скоротити (ледве не вдвічі) кількість ніжок у ІC, а виходить, знизити вартість мікросхеми - адже вона не в останню чергу залежить від кількості ніжок! Таким чином, передача повної адреси відбувається в два етапи: спочатку передається одна адреса (рядка), а потім інша (стовпця). Для стробування кожної частини адреси служать, відповідно, сигнали RAS (Row Access Strobe) і CAS (Column Access Strobe; іноді розшифровують інакше - Column Access Select), їх активний (стробуючий) рівень звичайно низький. Для забезпечення надійного стробування ці сигнали подаються з затримкою, достатньою для завершення перехідних процесів у ланцюгах, у яких використовуються ці адреси. Оскільки контролер памяті, керуючий усім цим процесом, - пристрій синхронний, тобто спрацьовує винятково по тактових імпульсах, то на кожну операцію потрібно як мінімум такт.

 

Рис.1. Схема звертання до памяті

 

Якщо виконується цикл запису, то подається сигнал WR (Write) і інформація надходить на шину стовпця не з регістра, а з інформаційного входу памяті через комутатор, визначений адресою стовпця. Таким чином, проходження даних при записі визначається комбінацією сигналів адреси стовпця і рядка і дозволу запису даних у память. При записі дані з регістра рядка на вихід не надходять.

Важливою характеристикою елементів памяті є час доступу, що характеризується інтервалом часу, протягом якого інформація записується в память чи зчитується з неї. Час доступу в оперативній памяті виміряється в наносекундах. Сьогоднішні мікросхеми памяті мають час доступу близько 10 нс. У принципі, на материнську плату можна установити елементи памяті з трохи відмінним часом доступу, але це може привести до нестабільної роботи системи чи взагалі до її відсутності. У цьому випадку варто в CMOS Setup (енергетична память) установити параметри, які відповідають більш повільній памяті.

У процесі розвитку компютерної індустрії зявилися наступні основні типи мікросхем оперативної памяті:

 

6. Динамічна память (DRAM)

 

Буква "D" у найменуванні цієї памяті говорить про те, що вона динамічна, біл

s