Система отображения информации

Курсовой проект - Компьютеры, программирование

Другие курсовые по предмету Компьютеры, программирование

Скачать Бесплатно!
Для того чтобы скачать эту работу.
1. Пожалуйста введите слова с картинки:

2. И нажмите на эту кнопку.
закрыть



цессора Vcc подсоединен к источнику цифрового питания, то сконфигурирована система с фиксированной 16-разрядной шиной.

При чтении байта из памяти считывается целиком слово, которое содержит нужное слово, и уже процессор из двух полученных байт выбирает требуемый. Поэтому, оба банка ППЗУ стробируются по чтению одним сигналом RD.

Блок адресного дешифратора

Блок адресного дешифратора представляет собой программируемую логическую матрицу (ПЛМ). Когда процессор выставляет на шину адреса текущее его значение, адресный дешифратор позволяет работать лишь одному блоку - тому, в область адресов которого попадает текущий адрес. На вход ПЛМ с шины адреса подаются 16 разрядов адреса и эти адреса вместе с выборкой ячеек памяти формирует сигналы выборки PLM1 - PLM11 для блоков системы. Адреса выставляются процессором, в соответствии с картой распределения адресного пространства. Вход ОЕ ПЛМ предназначен для открытия выходов - высокий логический уровень.

Блок вывода аналоговой информации

В соответствии с данными ТЗ (точность представления выходной информации не хуже 0,2% и время формирования сигнала на выходе не более 0,05с) был выбран 10 - разрядный ЦАП AD5331. Микросхема ЦАП активируется сигналом с адресного дешифратора. Информация в ЦАП поступает по шине данных, с ее старших разрядов, запись во внутренний регистр ЦАП - по сигналу WR. С выхода ЦАП через операционный усилитель сигнал поступает на разъем, так ЦАП преобразует напряжение в диапазоне от 0 до +5В.

 

.3 Описание принципиальной схемы устройства

 

Принципиальная электрическая схема устройства отображения информации построена на микропроцессоре Intel8086 DD5 [2]. Тактовая частота микропроцессора задаётся внутренним генератором G1 с кварцевой стабилизацией ZQ1 15 МГц, синхронизирующий сигнал , подаваемый на микропроцессор 5 МГц.

Шесть аналоговых сигнала поступают на разъем XS1, предварительно усиленные до необходимого уровня операционными усилителями DA1-DA6, сигналы поступают на мультиплексор DA7, который переключает один из входов на выход, с помощью управляющих сигналов AC, AB, AA, которые формируются на выходе регистра DD6. На вход регистра DD6 поступают три младших разряда адреса A0, A1, A2, регистр управляется сигналом PLM2 с адресного дешифратора DD12. Входные сигналы в регистр записываются тактовым сигналом микропроцессора. Подключение выходов адресного регистра к мультиплексору осуществляется сигналом с адресного дешифратора. Сигналы с мультиплексора последовательно обрабатываются АЦП DA8 и преобразуется в 14-ти разрядный дискретный код.

Сигнал начала преобразования поступает на вход АЦП CONVIST с адресного дешифратора, PLM4 . После этого АЦП начинает преобразование входного сигнала в дискретную форму. Чтение результата преобразования происходит также с помощью адресного дешифратора: сигнал PLM3 переключает выходы АЦП из высокоимпедансного состояния в режим выдачи информации на ШД. Ожидание времени преобразования осуществляется программно.

Релейные сигналы через разъем XS2 поступают на триггеры Шмидта DD2, которые формируют крутой фронт входного сигнала. Сигналы с разъема с выходной частотой тактового сигнала процессора пишутся в регистр DD3, причем выходы регистра, подключенные на шину данных, закрыты (находятся в третьем состоянии), сигнал OE - высокий уровень. Если среди них появляется единица, код пишется в регистр и одновременно через схему 3И DD2.1, DD2.2, 2И-НЕ DD4.1 формируется сигнал запроса на прерывание. Сигнал запроса немаскируемый. Поэтому при получении сигнала запроса прерывания обращение к подпрограмме обработки прерывания начнется сразу же после завершения процессором текущей команды и сохранения контекста. Микропроцессор, получив сигнал, сам выбирает адрес подпрограмм (вектор) согласно входу, на который пришел запрос. При появлении прерывания, процессор обращается к блоку ввода релейных сигналов, выставляя сигнал PLM1, который подается на вход OE регистра, открывает выходы и процессор читает состояние выходов регистра. Микропроцессор выставляет сигнал записи WR. Данные записываются в ОЗУ.

Накапливаемая процессором информация хранится в шестнадцатиразрядном ОЗУ DD19, организованном в один банк объемом 64 Кбайт. Обмен с ОЗУ производится за два машинных цикла. Во время первого цикла на выводы AD0-AD16 процессора DD5 выставляется адрес, который фиксируется в регистрах адреса выполненных на микросхемах DD7, DD8. Фиксация адреса происходит при выставлении процессором сигнала на выходе ALE, который подается на входы C микросхемы регистров адреса. После снятия сигнала на выходах регистров остается адрес в ОЗУ, который подается на адресные входы микросхем памяти DD19. Режим чтение/запись устанавливается сигналом WR и RD микропроцессора: при низком уровне WR ОЗУ переводится в режим записи, при низком уровне RD - в режим чтения. Во время второго цикла процессор выставляет сигнал WR, поступающий на входы W/R микросхем ОЗУ и производит запись информации в ОЗУ. Если сигнал WR не выставляется процессором, ОЗУ находится в режиме чтение и процессор может считывать данные, поступающие на выводы AD0-AD14.

К микропроцессору подключены микросхемы ПЗУ DD15, DD18, два банка памяти по 8 Кб. Принцип работы ПЗУ: содержимое регистра адреса через адресный регистр поступает на шину адреса. Адресный дешифратор DD12 по этому адресу, открывает ПЗУ и содержимое ячейки ПЗУ подключается к шине данных. Процессор одновременно с адресом формирует сигнал чтение и содержимое ячейки оказывается на входе процессора. При чтении байта из памяти считываетс

s