Система отображения информации

Курсовой проект - Компьютеры, программирование

Другие курсовые по предмету Компьютеры, программирование

Скачать Бесплатно!
Для того чтобы скачать эту работу.
1. Пожалуйста введите слова с картинки:

2. И нажмите на эту кнопку.
закрыть



ной магистрали, что подразумевает общий для всех модулей состав шин, единый способ представления информации на них и общие правила исполнения всех процедур передачи информации через шину.

На рисунке 2 представлена обобщенная схема МС на базе МП К1810ВМ86. Уникальным свойством этого микропроцессора является возможность выбора с помощью входа MN/MX одного из двух его рабочих режимов, в наибольшей степени подходящего к конкретному применению. В соответствии с этим меняется и логика работы контроллера шины.

Минимальный режим (MN/MX=1) оптимизирован для малых МС с одним процессором. Микропроцессор практически непосредственно обеспечивает управление системной магистралью И41.

Максимальный режим (MN/MX = 0) предназначен для создания мультипроцессорных систем различной конфигурации. В этом режиме МП формирует промежуточную локальную шину, для преобразования которой в системную магистраль И41 требуется более сложная логика. Данная логика реализуется однокристальным системным контроллером К1810ВК88.

В качестве генератора используется БИС К1810ГФ84 (ГФ84). Усиление и буферизация шины адреса выполняют три буферных регистра типа КР580ИР82/ИР83. Для двунаправленной буферизации шины данных могут быть использованы две микросхемы КР580ВА86/ВА87. Он также формирует системную магистраль, совместимую с магистралью И41, включая линию ВНЕ.

Один из практически возможных вариантов подключения к 16-разрядной внутримодульной магистрали типа И41 ПЗУ, ОЗУ статического типа, а также периферийных БИС ВВ приведен на рис. 2. Конфигурации такого вида могут быть применены для построения одноплатных микро-ЭВМ на базе МП К1810ВМ86.

Схема на рис. 2 включает устройство выборки БИС, которое генерирует сигналы выборки БИС СS и СЕ. Оперативная память и область ВВ содержат по два 8-разрядных банка каждый. Выбор банка осуществляется сигналами ВНЕ (Н-банк) и ADR0 (L-банк), в результате реализуется обмен либо байтами, либо словами. В состав интерфейса шины также входит логика подтверждения операции обмена, формирующая сигнал ХАСК, и логика запрета, основанная на сигналах INH1 и INH2. Сигналы подтверждения ХАСК и запрета INH1, INH2 формируются по схеме монтажное ИЛИ.

В схеме использованы типовые варианты приборов памяти и ВВ. Микросхемы ПЗУ, так же как и периферийные БИС имеют линию ОЕ или RD для стробирования выхода при чтении данных. Интерфейсом такого типа обладают УСППЗУ серии К573 и ППЗУ серии К556, а также периферийные БИС ВВ серий КР580 и К1810. Вместе с тем большинство ОЗУ статического типа, например К541РУ1/РУ2, К537РУЗ, не имеют линии для приема команды чтения. Это усложняет логику их подключения к магистралям типа И41. Другой тип микросхем, например К537РУ8 или К537РУ9, имеющий вместе с линией выборки кристалла вход ОЕ для команды чтения, подключается к шине так же, как БИС ВВ.

 

 

1.2 Выбор элементов

 

Проектируемая система содержит подсистему ввода информации и подсистему вывода и индикации, представлена на рисунке 3.

Подсистема ввода будет реализована с помощью многоканального АЦП, система индикации может быть организована как на устройстве с высокой степенью интеграции, со встроенными в него ЖК-индикатором и схемами управления, так и на россыпи элементов. Считается, что второй путь более накладный из-за усложнения системы коммутационных соединений, увеличения количества микросхем и энергопотребления, а также ухудшения надежности системы.

Далее необходимо произвести расчеты и выбрать элементы, подходящие по основным параметрам, например как быстродействие и разрядность.

 

.2.1 Выбор АЦП

Определим разрядность АЦП исходя из погрешности представления информации dПР=0,02 %.

 

 

Определим число разрядов АЦП исходя из формулы:

 

,

 

где n - число разрядов АЦП

 

, тогда

 

Отсюда следует, что 14 разрядов вполне хватит, чтобы удовлетворить точности преобразования.

Считаем, что общее время преобразования сигнала

 

,

 

где tацп- время преобразования в АЦП;

tвв- время ввода;

tзап- время, необходимое для записи информации в память;

N- количество каналов параллельной схемы.

Определим частоту АЦП. Время преобразования информации в АЦП находим, исходя из теоремы Котельникова:

 

,

 

где

 

 

Исходя из полученных данных, выбираем АЦП AD7899 [9], с разрядностью n=14 и частотой преобразования f=400 кГц.

.2.2 Выбор процессора

Разрядность процессора выбирают в зависимости от разрядности АЦП: выбирается ближайшее большое значение к стандарту.

При расчете тактовой частоты процессора за основу берется время ввода в процессор сигнала из АЦП . Поскольку команда косвенной адресации выполняется за 2 цикла (10 тактов), время примем равное 2 мкс, так как быстродействие AD7899 составляет 2 мкс.

=, что соответствует частоте 5 МГц. Используя коэффициент запаса равный 1,5, получаем частоту равную 7,5 МГц. Примем тактовую частоту процессора равной 7,5 МГц.

Исходя из всего вышеназванного, выбираем 16-разрядный микропроцессор фирмы Intel 8086.

 

.2.3 Выбор цифро-аналогового преобразователя

Разрядность ЦАП вычисляется на основе погрешности представления сигнала из соотношения двойного уровня квантования.

Точность представления информации устройства отображения должна быть не хуже 0,2 %, рассчитаем разрядность ЦАП.

 

=> =>

 

где n-число разрядов ЦАП.

Время формирования сигнала составляет менее 0,

s