Система моделювання Electronics Workbench

Методическое пособие - Компьютеры, программирование

Другие методички по предмету Компьютеры, программирование

Скачать Бесплатно!
Для того чтобы скачать эту работу.
1. Пожалуйста введите слова с картинки:

2. И нажмите на эту кнопку.
закрыть



й висновок (GND), (Uss); Висновок не підключений NC;

Входи (А, У, С...), (I); Виходи (Y), (ПРО); Вхід стробіровання G.

Приведемо приклад позначення послідовності висновків для 2-вхідних логічних елементів:

(1А IB 1Y, 2А 2В 2Y, ЗА ЗВ 3Y, 4А 4В 4Y), (II12 01,13 14 02,15 16 03,17 18 04).

Для більш складних ІМС визначення функціонального призначення їхніх висновків доцільно проводити шляхом зіставлення з вітчизняними аналогами [410]. Для більш оперативної орієнтації при роботі з цифровими ІМС приведемо перелік найбільш розповсюджених мнемонічних позначень на їхніх функціональних схемах і в таблицях станів [5, 7].

А = У (Parity) вихід рівності операндів А і В.

A/S (Asynchro/Synchro) вхід асинхронного і синхронного режимів.

B/D (Binary/Decimal) вхід переключення рахунку з двійкового на десятковий.

З (Clock input) вхід тактових імпульсів.

CD (Count down) вхід тактових імпульсів на зменшення рахунку (у реверсивних лічильниках).

Сс (Count up) вхід тактових імпульсів на збільшення рахунку.

СЕ (Clock enable) вхід дозволу для тактових імпульсів.

СІРИЙ (Count enable parallel) вхід рівнобіжного нарощування розрядів лічильника.

СЕТ (Count enable trickle) вхід дозволу рахунку при нарощуванні розрядів лічильника.

CLR (Clear) вхід скидання.

Cn (Carry in) вхід для розряду переносу.

CS (Chip select) вибір кристала; визначає доступ до однієї з ІМС пристрою.

D (Data input) вхід даних тригера, лічильника, регістра.

DSI (Data serial input) вхід послідовних даних.

DS(Data select) вхід вибору даних.

DL, DR (Data left, Data right) входи для послідовного завантаження (регістра) ліворуч, праворуч.

DSL, DSR (Data shift left, Data shift right) входи для зрушення даних вліво, вправо.

Е (Enable) вхід сигналу дозволу.

ЄС (Enable count) вхід сигналу дозволу рахунку.

ЇЇ (Enable even) вхід сигналу дозволу, рахунковий.

El (Enable input) висновок ІМС, по якому дається дозвіл на прийом даних.

НЕЮ (Enable input/output) висновок для одночасного дозволу по входу і виходу.

ЕО (Enable output) висновок для дозволу по виходу.

LSB (Least significant bit) молодший значущий розряд (МЗР).

М (Mode control) вибір режиму "Арифметика-логіка" в АЛУ.

РЕ (Parallel enable load) вхід дозволу рівнобіжного завантаження.

P/S (Parallel/serial) вхід переключення режимів рівнобіжного або послідовного завантаження.

R (Reset) асинхронне скидання даних.

RE (Read enable) вхід дозволу читання.

S (Set) установка тригера, лічильника, регістра.

S (Set enable) дозвіл попереднього рівнобіжного запису.

SI (Serial input) вхід послідовний.

SIR, SIL (Serial input right, SI left) вхід послідовний праворуч, ліворуч.

SR (Synchro reset) вхід скидання синхронно з тактовим імпульсом.

ТС (Terminal count) вихід закінчення рахунка.

TCD (Terminal count down) те ж, на зменшення рахунка.

TCU (Terminal count up) те ж, на збільшення рахунка.

Розглянемо базові елементи, з яких набираються самі складні цифрові ІМС.

Схема базового елемента (вентиля) ТТЛ-серії показана на мал. 3.70, а. Вона має три основних каскади: вхідний на транзисторі VT1, фазорозподільний на транзисторі VT2 з можливістю реалізації на ньому функції АБО і вихідний підсилювач на транзисторах VT3 і VT4 [49].

Як транзистор VT1 використовується багатоемітерний транзистор, відсутній у бібліотеці EWB. Принцип дії вхідного каскаду легко зрозуміти, якщо переходи база-емітер представити у виді діодів, як показано на мал. 3.70, б. Тоді очевидно, що якщо вхідні діоди (входи А, В) підключені до шини з високою напругою (3...5 В), те струм резистора R1 потече через коллекторний діод у базу транзистора VT2. Якщо ж хоча б один із вхідних діодів підключений до заземляючої шини або до шини з низькою напругою, то в такий же спосіб, виявиться підключеним і резистор R1. На базі транзистора VT1 при цьому буде низька напруга (перевищуюче вхідне на величину напруги база-емітер) і базовий струм транзистора VT2 стане рівним нулеві.

Таким чином, при високих напругах на обох входах на колекторі транзистора VT1 також буде висока напруга; якщо ж хоча б на один із входів подана близька до нуля напруга, то на колекторі VT1 установиться низька напруга, а це означає, що вхідний транзистор виконує логічну функцію І.

Фазорозподільний каскад виконаний на транзисторі VT2 і резисторах R2, R3,у яких приблизно рівні опори (близько 0,25...0,33 від R1). При цьому насичення транзистора VT2 досягається вже при досить малому коефіцієнті підсилення струму. Коли на всі логічні входи схеми подана висока напруга, через перехід бази-колектора транзистора VT1 у базу VT2 подається керуючий струм, у результаті чого VT2 відкривається. При цьому напруга в точці Е може зрости тільки до напруги база-емітер транзистора VT4, а напруга в точці З (на колекторі VT2) знизиться до значення, рівного сумі напруг відкритих діода VD і транзистора VT3. Якщо хоча б на один з логічних входів подається низька напруга (сигнал логічного нуля), то транзистор VT1 відкривається, відключаючи керуючий базовий струм транзистора VT2, у результаті чого VT2 закривається і через резистори R2, R3 протікає тільки струм витоку, тому напруги в точках Е и С близькі до нуля і Ucc відповідно. Логічна функція АБО може бути реалізована при рівнобіжному зєднанні двох або більш подібних фазорозподільних каскадів (у точках С і Е).

Основним транзистором вихідного каскаду є транзистор VT3. Коли на входи А, В (мал. 3.70, б) подані висока напруга, транзистори VT2 і VT3 відкриті. У цьому випадку напруга в точці З буде дорівнювати, як зазначено вище, напрузі двох відкритих р-n-переходів. Якщо тимчасово виключити з розгляду транзистор VT4 і розглядати тільки ланцюг, що містить діод VD і транзистор VT3, то напруга в точці S буде нижче напруги в крапці З на величину, рівну напрузі на двох р-n-переходах. При цьому нап

s